可总结为以下几种可能原因：

1. 采样电阻值选型不合适。芯片放电过流1的保护阈值为100mV,实际放电过流值小 于理论放电过流1保护值，就不可能触发放电过流保护；

2. 电流持续时间未达到过流保护延时要求；

3. CDC管脚外电容贴错。错帖为电阻，放电过流保护不会响应；错帖为容值较大容，保护延时会比较长；

4. 芯片RS1和RS2管脚短接；

5. 放电MOS损坏。

可能是夜间温度比较低，触发了充电低温保护。而充电低温保护恢复迟滞为5℃,如果 环境温度低于充电低温恢复值，保护板会一直处于充电低温保护状态。对于此种情况，建议 把充电低温设置为-5℃以下或者其他比较合理的值，确保环境温度可以高于充电低温恢复值

发生充电保护(过充电保护、充电温度保护、充电过流保护)后，CHG管脚输出高阻态， 靠GS之间的下拉电阻(通常是1M)来关闭充电MOS。所以，充电MOS关闭时间相对较 长(一般是mS级别)。在充电MOS关闭时，导通内阻逐渐变大，如果此时充电电流比较大， 就可能导致充电MOS产热过大而损坏。

改善措施：

> 选择承受电流更大的充电MOS

> 电路中增加充电MOS加速关闭电路

> 充电MOS的GS之间并联15V稳压管

分析步骤：

1. 检查所选用的放电MOS是否可以承受测试时的放电电流，以及放电MOS的DS之 间耐压是否合适；

2. 如果是两个及以上放电MOS并联，需要在每个放电MOS的G端串联47欧姆电阻。 防止放电MOS关闭瞬间，GS之间寄生电容产生谐振现象，导致MOS损坏；

3. 检查VM管脚与P-之间的回路是否正确，确保在放电过流保护后，VM能够被P-拉高，可以实现负载锁定，否则放电过流状态会频繁进退，导致放电MOS频繁震荡而 损坏；

4. 检查DSG管脚到放电MOS的G端之间的电阻，标称值为1K,如果该电阻比较大， 会造成放电MOS关闭速度减慢。放电MOS在关闭过充中，随着G极驱动电压逐渐 变低

，放电MOS的导通内阻逐渐变大，此时放电电流较大，放电MOS的功率会变 大，最终因为瞬间产热过高而损坏，甚至炸裂。

5. 如果有放电MOS加速关闭电路，请用示波器抓取P-和放电MOS栅极分别对B-的波形，是否存在由于放电MOS关闭过快，导致P-反冲电压过高，超过放电MOS的 DS耐压值导致放电MOS损坏。

分析步骤：

1. 检查VCN对应的滤波电阻阻值是否正确，如果电阻偏大，有可能会导致过充电压保 护值偏高；

2. 检查VCN外的滤波电阻压降是否偏大(正常情况在1K电阻上形成压降<1mV)。如 果压降偏大，请检查是否是对应的滤波电容存在漏电的可能。

分析步骤：

1. 测量CHSE管脚对芯片GND的电压，如果小于1.2V,说明系统检测到充电器依然 存在。充电过流保护状态下，芯片内部会开启CHSE对VDD的上拉电流(0.2uA)。 排查原因：

> P-与B-之间是否存在电流通路。比如P-与B-之间有“电阻”连接，使CHSE与B- 之间形成通路，0.2uA电流在该通路中形成的压降小于1.2V

> 如果P-与B-之间的电流通路是必要的，建议把CHSE管脚外电阻改为10M。

分析步骤：

1. 测量VM管脚对芯片GND的电压，如果大于1.2V,说明芯片还处于负载锁定状态， 排查VM被拉高的原因：

> P+与P-之间有电气连接的其他外围电路元器件

> P+与P-之间的续流二极管选型不恰当，二极管的反向漏电比较大，由于放电过流保护后，VM管脚内部通过电阻RvM(典型值500K)下拉到GND,漏电流在 RvM上形成压降大于VvM(典型值1.2V),使芯片误认为负载存在

2. 对于6串及以上应用电路，检查VM管脚外的NMOS是否已经失效(GS短路或者GS之间阻值变成百Ω~KΩ级别),导致VM被该NMOS的G端驱动电平拉高。

分析步骤：

1. 测量供电端VDDn管脚外滤波电阻的压降，确认总功耗是否正常；

2. 测量芯片VCN管脚外1K滤波电阻的压降，确认VCN端口漏电流是否正常(正常情 况VCN漏电流<1uA)。如果VCN端口漏电流过大：

> 可去掉该管脚对应的滤波电容后再测量其功耗，如果功耗变为正常，说明滤波电

容有漏电。需进一步分析是电容漏电，还是电容焊锡膏漏电；

> 如果去掉电容后，VCN漏电流依然偏大，可针对芯片的对应管脚重新焊锡，看 现象是否消失。因为芯片相邻管脚短接，或者芯片的管脚由于焊接问题出现漏电 也有可能导致电芯电压不一致；

> 如果对芯片重新焊接后，VCN漏电流依然偏大，建议把芯片取下来，测量VCN 端口与相应地管脚(GND、VC5A或者VC10A)之间的阻抗，以及DIODE特性， 确认芯片是否异常；

分析步骤：

1. 测量芯片供电端VDDn管脚外1K滤波电阻上的压降，计算流入VDDn的电流(正 常芯片电流<25uA),然后测量VC1管脚外滤波电阻的压降，计算VC1管脚流入芯 片的电流(正常芯片电流<3uA)。

2. 如果以上电流异常，首先去掉VDDn管脚连接的电容和稳压管，排查是否由这两个元器件漏电引起的功耗偏大。

3. 测量CHG、DSG管脚外1K电阻上的压降，正常情况下，CHG管脚流出功耗在10uA 左右，DSG流出功耗在1uA左右(充电MOS的GS之间电阻为1M,放电MOS的 GS之间电阻为10M);

4. 测量芯片TS管脚对GND的电压，正常情况下，该管脚的电压以2秒为周期，峰值 0.6V左右跳变；如果出现较高、且稳定的电压，说明TS管脚有可能触碰到大于5V 的高压

而被损坏；

5. 测量芯片的每个管脚的功耗，以确定是否存在电流流出的现象。

分析步骤：

1. 检查B- 以及每节电芯与保护板是否正常连接；

2. 不带电时，检查 TS 管脚对GND的阻值(是否小于3K),常温下阻值为10K左右， 排查是否触发高温保护；

3. 不带电时，检查芯片RS1、RS2端口对采样电阻两端的导通性；排查采样电阻或者

RS2/RS1滤波电阻是否有贴错的情况出现(阻值远大于推荐值);

4. 带电时，测量芯片RS1和RS2端口压降，正常为0mV,排查是否触发过流保护；

5. 带电时，测量芯片VM管脚电平是否高于1.2V,排查芯片上电过程中误触发了欠压 保

护或者放电过流保护后，芯片处于负载锁定状态。如果VM管脚电平高于1.2V, 则

依次排查外围电路引起高电的原因：

> P+与 P-之间是否有外部电气连接，比如电子负载、电阻、大电容

> 对于6串及以上应用电路，检查VM管脚外的钳位电路中，NMOS 是否已经失

效(GS短路或者GS之间阻值变成百Ω~KΩ级别), 可换NMOS重新测试

> P+/P-之间续流二极管漏电过大，导致P- 电压被拉高，可以拆到该二极管验证

6. 带电时，测量芯片CHSE管脚电平是否低于1.2V,排查芯片上电过程中误触发了充

电过流保护,误检测充电器一直存在，依次排查外围电路：

> P-与B-之间有电流通路，比如： P-与B-之间有电阻连接。